科技成果转化

Zijin Scientific Innovation Platform

【成果转化公示】关于浙江大学12件专利转让的公示

时间:2023-01-13   |   浏览:10

浙江大学12件专利转让,现将相关信息予以公示。

[1] 专利名称:一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法

专利号:201110376201.8

专利简介:本发明公开了一种具有多种绝缘层隔离的沟槽肖特基半导体装置,通过多种绝缘层结构改变漂移区的电场强度分布,提高了器件的反向电压阻断特性;本发明还提供一种制备方法,可以实现两次光刻工艺实现器件的生产制造。

[2] 专利名称:一种沟槽MOS结构半导体装置及其制造方法

专利号:201110387741.6

专利简介:本发明主要涉及到一种沟槽MOS结构半导体装置,并将超结结构引入到半导体装置中,本发明的沟槽MOS结构半导体装置是超级势垒整流器和功率MOSFET的基础结构,本发明还涉及沟槽MOS结构半导体装置的制造工艺。

[3] 专利名称:新型碳化硅肖特基二极管

专利号:201010592965.6

专利简介:本发明涉及一种半导体器件,公开了一种应用于高压高频系统如大功率整流、开关电源、变频器等装置中的新型碳化硅肖特基二极管。它包括SiC衬底(2),SiC衬底(2)下端连接有阴极(1),SiC衬底(2)上端连接有SiC外延层(3),SiC外延层(3)上端连接有肖特基势垒接触金属层(5),肖特基势垒接触金属层(5)上设有阳极(6),所述的SiC外延层(3)为至少两个且依次叠接,最下层的SiC外延层(3)与阴极(1)相连,最上层的SiC外延层(3)与肖特基势垒接触金属层(5)相连,SiC外延层(3)的上表面设有P区(4)。本发明通过增加SiC外延层的数量,从而提高SBD反向阻断电压,降低器件的导通电阻,使得肖特基势垒二极管的通态损耗更小。

[4] 专利名称:一种碳化硅MOSFET导通电阻特性的建模方法

专利号:201710035453.1

专利简介:本发明公开了一种碳化硅MOSFET导通电阻特性的建模方法。搭建可控环境温度测试平台,在不同测试温度下测试碳化硅MOSFET,获得不同测试温度下的电流‑电压特性,再输入到直流等效电路模型,采用最小二乘法处理获得各个测试温度下的剩余电阻,用幂次函数曲线拟合获得剩余电阻‑温度特性曲线;用导通电阻减去剩余电阻得沟道电阻,用幂次函数曲线拟合沟道电阻‑温度的特性曲线;将沟道电阻与剩余电阻之和作为导通电阻,由此获得导通电阻特性。本发明方法能够分析碳化硅MOSFET导通电阻的组成部分沟道电阻和剩余电阻在不同温度下占总导通电阻的比例,能够用于评估碳化硅MOSFET器件沟道界面的品质,提供参考。

[5] 专利名称:一种非耗尽型结终端扩展与浮空场板场强互补的终端结构

专利号:201710035461.6

专利简介:本发明公开了一种非耗尽型结终端扩展与浮空场板场强互补的终端结构。包括结终端扩展、浮空场板以及位于结终端扩展和浮空场板之间的支撑介质层,所述结终端扩展分为间隔布置的多块区域,多区域构成结终端扩展,每一区域的长度和间距根据电压等级进行调整,相邻两个区域之间具有区域间隔,浮空场板通过支撑介质层布置在结终端扩展上方,浮空场板分为多个区域,结终端扩展区域间隔处上方设有一浮空场板区域。本发提高了总体的电场强度积分值,具有良好的耐压效果,降低了成本和时间,最大程度地利用终端效率,减小高压器件的终端面积,提高了产率。

[6] 专利名称:一种渐变光刻版图及其半导体表面制造方法

专利号:201811535540.4

专利简介:本发明公开了一种渐变光刻版图及其半导体表面制造方法。渐变光刻版图采用黑白版图,其构成为完全不透光区域的阵列和完全透光区域的阵列,完全不透光区域和完全透光区域交替交错排列布置于版图表面,且具有比例渐变特征和完全交错特征;在原始半导体上通过光刻和刻蚀对表面进行加工完成的,半导体上涂覆一层光刻胶,接着采用渐变光刻版图进行常规光刻工艺形成有图形的掩膜,通过干法刻蚀在半导体表面刻蚀出微坑。本发明利用特殊设计构建的渐变光刻版图,实现了半导体表面渐变微坑阵列及基于该微坑阵列而形成的长距离缓斜坡,工艺步骤均是半导体加工技术,可实现低成本、高产率的半导体表面长距离缓斜坡的制造。

[7] 专利名称:一种具有超结沟槽MOS结构的半导体装置及其制造方法

专利号:201110387756.2

专利简介:本发明主要涉及到一种超结沟槽MOS结构半导体装置,并将超结结构通过栅极引入到半导体装置中,本发明的沟槽MOS结构半导体装置是超级势垒整流器和功率MOSFET基础结构,本发明还涉及超结沟槽MOS结构半导体装置的制造工艺。

[8] 专利名称:一种具有超结结构的沟槽肖特基半导体装置及其制备方法

专利号:201210006384.9

专利简介:本发明公开了一种具有超结结构的沟槽肖特基半导体装置,通过沟槽内下部的第二导电半导体材料与沟槽之间的第一导电半导体材料可以形成电荷补偿,形成超结结构,提高器件的反向击穿电压;同时,当半导体装置接一定的反向偏压时,沟槽内上部设置的金属或高浓度杂质掺杂的第二导电半导体材料与沟槽侧壁的绝缘介质构成MOS结构,可以抑制肖特基势垒结附近漂移材料的电场强度,抑制了肖特基势垒随反向偏压升高势垒高度降低的现象,从而降低器件的反向漏电流,提高器件的反向阻断特性。

[9] 专利名称:一种采用新型绝缘材料的电力电子模块

专利号:201310615891.7

专利简介:本发明公开了一种采用新型绝缘材料的电力电子模块,包括功率芯片、焊锡层、直接覆铜层以及基板,所述直接覆铜层包括铜层及陶瓷层,所述陶瓷层为纳米氧化铝陶瓷层。模块中的直接覆铜层结构中采用新型的纳米氧化铝材料代替传统的材料,该纳米氧化铝具有垂直的蜂窝状细管,并填充高导热性的材料。它将纳米材料技术与电力电子模块结合,提升了功率模块的散热能力。

[10] 专利名称:一种可调节电势分布的半导体装置及其制备方法

专利号:201210174782.1

专利简介:本发明公开了一种可调节电势分布的半导体装置;本发明的半导体装置由主结和副结并联构成,其中副结为多个PN结串联构成,同时将副结不同位置与主结的漂移区相连;当半导体装置接反向偏压时,电势在副结上形成可控制的分布,通过主结漂移区与副结互联,改变主结的漂移区的电势分布,因此可以实现比传统PN结更高反向阻断压降;本发明提出一种可调节电势分布的半导体结,适合应用于平面结构的功率器件。

[11] 专利名称:一种具有可调节电势分布的半导体装置及其制备方法

专利号:201210237780.2

专利简介:本发明公开了一种具有可调节电势分布的半导体装置;本发明的半导体装置由主结和副结并联构成,其中副结为多个PN结串联构成;当半导体装置接反向偏压时,电势在副结上形成可控制的分布,从而改变主结的漂移区的电势分布,因此可以实现比传统PN结更高反向阻断压降;本发明的半导体结适合应用于平面结构的器件。

[12] 专利名称:一种带有斜坡的半导体器件终端结构及其制造方法

专利号:202110515569.1

专利简介:一种带有斜坡的半导体器件终端结构及其制造方法,结构包括:由半导体经过干法刻蚀后形成的斜坡结构,位于半导体器件有源区的外围,长度大于100微米结构,高度小于10微米。还包括沟槽结构及填充介质,或者还包括注入结构或场板结构或其中任意组合。沟槽结构由半导体经干法刻蚀后形成,位于斜坡结构的外围;填充介质是位于沟槽结构中的填充材料;注入结构通过在半导体上进行离子注入形成,被注入区域中含有斜坡结构的表面;场板结构是通过在半导体表面引入导体形成,导体与半导体间可含有钝化层,导体覆盖区域含有斜坡结构的表面。本发明在实现同样耐压等级下消耗更小的芯片面积,可在碳化硅等难以湿法腐蚀、离子注入后难以热扩散的材料中广泛应用。

 

转化方式:转让

定价方式:协议定价

转化价格:180万元

 

公示期自2023113日至2023127日。如有异议,请在公示期内向工业技术转化研究院提交异议书及有关证据。

电话:0571-88982811,邮箱chenwt@zju.edu.cn

 

 

工业技术转化研究院

2023113